



Constantinescu Laurentiu
Staverescu Iulian
Vicovan Ionut

Procesor DLX

|
|
Anexa - Diagrame
[Inapoi la prima pagina]
[Capitolul anterior]
Organigramele privind operarea Unitatii de Comanda.
Cuprins :
Au fost avute in vedere numai instructiunile in virgula fixa, fara a se
mai trata aspecte legate de intreruperi.
1. Diagrama pentru pasii IF si RD
2. Diagrama pentru pasii EXE si WB ai instructiunilor de Incarca/Memoreaza si
Transfer de date.
Instructiunile examinate sunt urmatoarele:
- LB, LBU, LH, LHU, LW,
- SW,
- MOVI2S si MOVS2I
Pentru grupul instructiunilor Incarca/Memoreaza, se calculaeza mai intai adresa efectiva,
care se va stoca in RA. In continuare instructiunile Incarca si Memoreaza se tratateaza
separat. In cazul instructiunilor Incarca se citiste in RD operandul din memorie de la o
adresa multiplu de 4. Apoi, in functie de codul de operatie si de ultimii doi biti ai
adresei, efective se va extrage operandul din RD si va fi transferat in final la RG[rd].
Transfer de date |
Incarca/Memoreaza |
3. Diagrama de stari pentru pasii EXE si WB ai Instructiunilor UAL
Instructiunile examinate sunt urmatoarele:
- ADD, ADDI, SUB, SUBI,
- AND, ANDI, OR, ORI, XOR, XORI,
- SLL, SLLI, SRL, SRLI, SRA, SRAI,
- LHI.
Pentru a simplifica implementarea hardware si a avea o singura secventa pentru
instructiunile R-R si R-I, cel de-al doilea operand este adus in registrul TEMP.
Registru (R-R) |
Imediat (R-I) |
4. Diagramele pentru pasii EXE si WB ai instructiunilor SET
Instructiunile examinate sunt urmatoarele:
- SEQ, SNE, SLT, SGE, SGT, SLE.
Dupa plasarea in TEMP a continutului unui registru sau al unui operand imediat, cu
semnul extins pe 16 biti, se efectueaza operatia de comparare, a continutului lui TEMP cu
continutul lui TS1, specificata in codul de operatie. Rezultatul logic al comparatiei se
plaseaza in TD si apoi in RG[rd].
Registru (R-R) |
Imediat (R-I) |
5. Diagramele pentru pasii EXE si WB ai instructiunilor de Salt
Instructiunile examinate sunt urmatoarele:
In cazul instructiunilor JAL si JALR, adresa de revenire este plasata in TD, inaintea
fortarii noii adrese in CP. In continuare TD este stocat in RG[31].
Instructiunea TRAP salveaza adresa in RAI. Offset-ul imediat are 26 de biti cu extensia
semnului la stanga.
6. Diagramele pentru pasul EXE al Instructiunilor de Ramificare (Branch)
Au fost implementate instructiunile BEQ si BNE, care testeaza continutul lui TS1 (in care a
fost stocat continutul lui RG[rs]), daca este egal cu zero sau diferit de zero, In primul caz
se efectueaza ramificarea la CP + Offset(16 biti), iar in al doilea caz secventa se continua
normal, de la CP + 4.
[Inapoi la prima pagina]
[Sus]
[Capitolul anterior]
|